xsx
FPGA系統設計
| 請上課同學以兩個人一組,在星期五晚上十二點前(3/14),將分組名單以email方式給助教,否則助教將會自行分組。 | ||
| 4/15星期二,舉行期中考,地點:4285,時間:上午九點十分 | 04/07 | |
| 注意:期中考考試不能帶參考書與使用網路 | 04/14 | |
| 期中考分組名單與考試時間 (最新版本:更新時間 20080414 21:59) | 04/14 | |
| 課堂練習題完成度名單 (註: 5/6號 中午十二點前須完成今日以前所有練習題,逾期不候) | 04/29 update | |
| 第二次期中考分組名單與考試時間 (最新版本:更新時間 20080512 23:24) | 05/12 | |
| 第三次期中考分組名單與考試時間 (最新版本:更新時間 20080602 17:10) | 06/02 | |
| 練習題完成度名單 (註: 有問題者6/17號 晚上十二點前和課堂助教聯繫,逾期不候) (最新版本:更新時間 20080611 00:10) | 06/10 | |
| 期中考成績名單 (註: 有問題者6/17號 晚上十二點前和課堂助教聯繫,逾期不候) (最新版本:更新時間 20080610 20:10) | 06/10 | |
| 06/16 |
| 林宜民 | Email: ymlin@csie.ncku.edu.tw |
| 教學大綱 | |
| overview | |
| chapter01 | |
| chapter02 | |
| chapter03 | |
| chapter04 | |
| chapter05 | |
| chapter06 | |
| chapter07 |
| User_Guideline_for_QuartusII | 3/11 | |
| exercise 1 多工器 | ||
| User_Guideline_for_ModelSim | 3/18 | |
| exercise 2 加法器 加減法器 | ||
| 分組名單 | ||
| User_Guideline_for_VeriLite | 3/25 | |
| exercise 3 4-bit Ripple Carry Adder (請參閱 user guideline for verilite) | ||
| exercise 4 使用指撥開關和七段顯示器show 0-7 的數字 (請參閱 user guideline for verilite) | ||
| exercise 5 counter | 4/08 | |
| 期中考題下載: 上午場 下午場 | ||
| exercise 6 SISO SIPO | ||
| exercise 7 FSM | 5/19 | |
| exercise 8 FSM on verilite | 5/26 | |
| 第三次期中考檢討 FSM | 6/09 | |
| exercise 9 GM | 6/16 |